[전자회로 개념정리] MOS Transistor(MOSFET)

Metal-Oxide-Semiconductor (MOS) Transistor

MOS 구조

MOS 구조는 캐패시터와 같은 평행판 구조로 되어있다. 위에서부터 차례대로 금속(Metal), 산화막(Oxide), 반도체(semiconductor)가 접합되어 있다. Metal에 전압을 인가할 경우 금속에서 반도체 사이에 산화막으로 인해 전류가 흐르지 못 한다. 한쪽은 양전하 다른 쪽은 음전하로 대전되어 전기장을 형성한다. 

---

Field Effect Transistor

트랜지스터에 인가되는 전압에 의해 전계(electric field)가 형성되고, 전계의 세기에 따라 전류의 크기가 결정된다. 입력 전압에 의해 두 단자 사이의 전류가  결정되는 소자를 FET라고 한다. 이때 입력 전압을 가해주는 곳을 Gate, 전하를 공급해주는 게 Source, 전하를 배출하는 곳이 Drain이다. 

 

---

 MOS Transistor

MOS 구조를 활용하여 만든 트랜지스터이다. MOS 구조의 양 쪽에 source(소스), drain(드레인) diffusion을 추가한 형태이다. 금속(Metal) 부분은 게이트(gate)이며 폴리실리콘(polysilicon)으로 구성되어 있다. 소스와 드레인을 어떤 반도체로 구성하는지에 따라 nMOS와 pMOS FET(field effect transistor)으로 나뉜다. 

 

MOS FET 상태와 동작 

상태

MOS FET은 게이트 전압에 따라 축적(accumulation), 반전(inversion), 공핍(depletion) 세 가지 상태를 가진다.  

Flat band voltage: MOS의 에너지 밴드가 평평한 상태가 되었을 때, gate의 전압의 크기를 의미한다.

(본문에서 Vfb로 표현) 

 

축적(accumulation): 게이트의 전압이 Vfb보다 작을 경우를 의미한다. 이때 전압에 의해 반도체와 산화막의 경계면에 전하가 축적된다. 

 

반전(Inversion): 게이트에 일정 크기 이상의 전압이 인가될 경우 산화막 경계면에 전하가 모이게 되고 산화막 근처의 도핑상태가 반전된다. 그리고 반전된 도핑 상태로 인해 채널이 형성된다.(Inversion layer) 이때의 게이트 전압을 문턱 전압(Vt,  threshold voltage)라고 한다. 

 

공핍(depletion): 게이트의 전압이 Vfb보다 크고 문턱전압보다 작을 때이다. 이때 산화막의 경계면에서 공핍영역이 형성된다.  

 

---

동작

MOS FET은 Cut off, Triode, Saturation으로 나뉜다. 

 

Cut off: 게이트의 전압이 문턱 전압보다 낮은 상태일 때, 소스와 드레인 사이에 채널이 형성되지 않는다. 그 결과 전하가 이동할 수 없으며 전류가 흐르지 않는다. 스위치의 off 상태와 같은 상태이다. 

 

Triode: 게이트와 소스 사이의 전압과 게이트와 드레인 사이의 전압이 모두 문턱전압을 넘은 경우 채널이 형성되고 전류가 흐르게 된다. 스위치의 on 상태와 같은 상태이다. 

 

saturation: 게이트와 소스 사이의 전압이 문턱적압보다 높으나 게이트와 드레인 사이의 전압이 문턱전압보다 작은 경우이다. 이로인해 드레인 위치의 채널이 제대로 형성되지 못한다. 이 상태를 pinch off라고 하며 전류가 포화된다. 회로에서 증폭기와 같은 역할을 한다. 

 

 

드레인 소스 사이의 전압과 드레인 전류 사이의 관계 그래프